Birželio 16 d. vietos laiku atidarytas 2026 metų VLSI technologijų ir elementų simpoziumas, kuriame „Intel Foundry“ atskleidė naujausią savo Intel 18A-P proceso diegimo būklę ir pristatė tris pažangius mokslinius pasiekimus, skirtus ilgalaikiam lustų mastelio didinimui.
„Intel Foundry“ teigia, kad Intel 18A-P yra pirmasis našumo pagerintas Intel 18A proceso šeimos variantas ir oficialiai įžengė į rizikos gamybos etapą. Remiantis pagrindine Intel 18A proceso platforma, „Intel Foundry“ rinkai pristatė dvi pagrindines technologijas: gate-all-around GAA RibbonFET tranzistorus ir galinės galios tiekimo BSPD PowerVia. Intel 18A-P visiškai suderinamas su esamomis Intel 18A dizaino taisyklėmis, leidžiančiomis klientams tiesiogiai naudoti dabartines IP bibliotekas ir dizaino srautus. Remiantis vietoje paskelbtais duomenimis, palyginti su standartiniu Intel 18A procesu, Intel 18A-P gali suteikti 9% našumo pagerinimą esant tam pačiam energijos lygiui arba 18% energijos sumažinimą esant tam pačiam našumui, taip pat optimizuojant tokius pagrindinius rodiklius kaip lustų šilumos varža ir tarpaukštinė jungčių varža.
Be pažangos brandžios pažangiosios technologijos diegime, „Intel Foundry“ taip pat pristatė tris perspektyvias mokslines semplos simpoziume, skirtas tolesniam lustų mastelio didinimui ateities technologijų kartoms.
Pirmasis yra monolitinė CFET papildoma laukinių efektų tranzistorių technologija. „Intel“ parodė vertikaliai suskaidytą CFET inverterį, turintį viršutinį PMOS ir apatinį NMOS konfigūraciją, su 45 nm atstumu tarp vartų. Ši vertikali architektūra siūlo potencialų kelią tolesniam loginių lustų ploto mastelio didinimui, viršijančiam GAA tranzistorius. Susijusi testinė medžiaga taip pat buvo įtraukta į oficialius VLSI techninius dokumentus.
Antrasis yra 300 mm pagrindo lygio procesas monolitinei gallio nitrido ir silikono pagrindo logikos integracijai. „Intel“ atliko heterogeninės integracijos demonstraciją ant tos pačios plokštės, gamindama GaN galios prietaisus ir silikono pagrindu digitalia kontrolės moduliu, kuriame yra apie 1000 loginių vartų, ant vienos 300 mm silikono substrato. Pasak kompanijos medžiagų, šis požiūris galėtų leisti gaminti aukštos efektyvumo galios prietaisus ir didelio masto skaitmeninius kontrolės įrenginius vieningo proceso eigoje, sumažinant daugiasluoksnės pakavimosi reikalavimus ir išorinių tarpusavio jungčių nuostolius, susijusius su atskirais lustų sprendimais, tuo pačiu sumažinant bendrą sistemos dizaino sudėtingumą galios IC.
Trečiasis yra atimamojo rutenio tarpusavio jungčių technologija su integruotais oro tarpais. Palyginti su tradicinėmis vario tarpusavio jungčių schemomis, plačiai naudojamomis pramonėje, rutenio tarpusavio jungtis, derinama su oro tarpų izoliacija, gali sumažinti linijų parazitinę talpą iki 35 % ir žymiai pagerinti lustų veikimo dažnį. Ši technologija skirta padėti išspręsti RC delsos butelio kaklelius, išsivystančius dėl tolesnio jungčių mastelio didinimo pažangiuose procesų mazguose.